這一方面說明在人工智能、移動和高性能計算(HPC)應用驅動下，半導體市場正逐漸復蘇，市場對于先進制程產能的需求非常旺盛；另一方面，全球范圍內瞄準先進制程的幾大巨頭間的競爭也十分激烈，都意在通過展示綜合實力獲得更多市場份額。不過，有意思的是，在3nm和2nm節點上，市場的關注點卻并不完全一致。

3nm“漲聲陣陣”

近期，多家芯片廠商和晶圓代工廠陸續宣布價格調整。以臺積電為例，七大客戶(英偉達、AMD、英特爾、高通、聯發科、蘋果及谷歌)陸續導入3 納米制程，臺積電訂單已滿至2026年。為此，臺積電傳出將上調3nm、5nm先進制程和先進封裝的定價，其中3nm漲幅可能超過5%，先進封裝明年漲幅或達10%—20%。

原材料成本上升、供應鏈壓力以及市場需求回暖等因素，被視作晶圓代工漲價的主要原因。畢竟無論是先進工藝，還是先進封裝，各種“先進”背后的投入也不是不計代價的，在高昂的成本壓力面前，即便是臺積電這樣的大廠也得想方設法節約資本支出，降低成本，提高利潤。

成本壓力一方面當然來自先進的技術。相關分析機構的數據顯示，與3nm處理器相比，2nm芯片成本將增長約50%。以一個產能約為每月50000片2nm晶圓產線為例，其成本約為280億美元，相比之下同產能的3nm產線的成本約為200億美元，EUV光刻設備數量的增加被視作成本增加的主要原因之一。即便有蘋果、英偉達、高通、AMD下單，臺積電肯定也要在成本控制上下點功夫。

臺積電總裁魏哲家預測，未來五年AI服務器處理器將以50%的年復合增速增長，到2028年占臺積電整體營收比例將超過20%。現階段大多數AI加速器采用臺積電4/5nm制程，且考慮到先進制程帶來的節能表現，客戶對3nm乃至2nm的采用意愿相當高，越來越多的客戶希望能夠使用2nm制程。為此2年之后，臺積電很有可能就將從3納米走向2納米。

另一方面，根據臺積電2024年Q1財報，其3nm、5nm和7nm工藝的出貨量分別占總收入的9%、37%和19%，三者相加達到了銷售金額的65%，低于上一季度的67%，主要是3nm工藝出貨量下降，拉低了產品均價。同時，這一季度內，臺積電單片晶圓(等效12英寸)收入約為6228美元，環比下降407美元。

魏哲家指出，與去年第四季度相比，部分產業復蘇速度低于預期，因此將對今年全球半導體市場(不包括存儲芯片)增幅從此前預計的20%下調至10%，臺積電本身則維持同比增長21-26%的增速。而在定價策略上，魏哲家表示，海外廠成本高，且有通脹影響，預期客戶會分擔更高成本，臺積電將通過策略性定價、與當地政府保持密切合作確保支持等手段保持長期毛利率。

2nm“炮聲隆隆”

從臺積電中國技術論壇到三星代工論壇(SFF)，頭部晶圓廠密集展示自己最先進的工藝技術路線圖的意圖十分明顯。種種跡象表明，新一輪先進制程市場爭奪戰一觸即發。

臺積電

采用Nano Sheet技術的臺積電2nm制程將包括N2、N2P和N2X三個版本，預計2025年實現技術量產，第二代N2P和A16(1.6nm)將在2026年量產。與第一代N2工藝相較，N2P相同主頻和晶體管數量的情況下，功耗可降低5%-10%，在相同功耗和晶體管數量的情況下，性能可提高5%-10%。表明晶體管架構已從平面FET演進至鰭片FET(FinFET)，并將迎來再次變革，向納米片發展。

除了納米片之外，還有垂直堆疊的nFET和pFET，即CFET形態晶體管，它可能是晶體管升級的一個發展方向。臺積電一直在積極研究將CFET架構用于下一步技術升級，行業普遍認為這將是“Nano Sheet架構后下一代全新晶體管架構創新”。根據預測，考慮到布線和工藝的復雜性，CFET的密度增益可能在1.5-2倍之間。

除CFET外，臺積公司在低維溝道材料領域也實現了突破，如WS2或WoS2等無機納米管或納米碳管，有助于進一步推動尺寸微縮和能耗降低。這也意味著臺積電未來將CFET導入更先進埃米級制程外，也會持續推動更先進晶體管架構創新，實現讓單一邏輯芯片容納超2000億顆晶體管的目標。

三星

三星日前在美國晶圓代工論壇(SFF)上公布了其芯片制造工藝技術的最新路線圖，涉及的重點包括2納米/1.4納米工藝、以及將在未來三年內向客戶提供具有背面供電技術的路線圖。

總體而言，SF2節點(以前稱為SF3P)預計會在2025年推出，主要針對高性能計算和智能手機應用而設計。與3nm工藝(SF3)相比，三星的2nm工藝性能提升12%，功率效率提升25%，面積減少5%。

2026年，三星計劃推出SF2P，這是SF2的性能增強版本，其特點是速度更快但密度更低；2027年，三星將發布SF2Z，該產品將采用背面供電技術(BSPDN)，從而提高性能并增加晶體管密度。此外，這一改進還旨在提高電源質量和管理壓降(IR Drop)，以應對先進芯片生產過程中的關鍵挑戰。

同步推出的還有三星SF1.4節點計劃，標志著三星將有望在2027年進入1.4 納米級別賽道。與 SF2Z 不同的是，SF1.4 將不包括背面電源傳輸，這使三星有別于英特爾和臺積電，后者將在其 2nm級和1.6nm級節點上引入背面電源傳輸。

除了推出高端節點外，三星還發布了SF4U，這是4納米級節點的高性價比變體，通過光學收縮提高了功率、性能和面積(PPA)，預計將于 2025 年量產。

Rapidus

這家來自日本的公司也正在成為2nm工藝的新興力量。日前，Rapidus宣布與IBM公司展開合作，共同開發適用于2nm工藝的Chiplet封裝量產技術，預計將在2nm制程項目上投資5萬億日元(約合350億美元)。

Rapidus成立于2022年，是一家由索尼、豐田、NTT、三菱、NEC、鎧俠和軟銀等八家日本企業共同出資成立的半導體公司。根據官方資料，Rapidus不僅在2納米工藝技術研發上取得了顯著進展，還獲得了日本政府的強力支持，包括來自經產省535 億日元的后端工藝巨額補貼，意在縮短設計、晶圓加工、三維封裝等半導體生產周期。

當然，僅僅學到IBM 2nm工藝，并不意味著可以直接將其應用于Rupidus晶圓廠的大規模生產，有很多工程問題需要解決，這不是一朝一夕的事情。另外一個挑戰則是Rapidus能獲得多少EUV設備，尤其是在與其它幾家晶圓廠展開爭奪時。

英特爾

在五月的財報電話會議上，Intel CEO帕特·基辛格(Pat Gelsinger)強調指出，公司的第一代全柵極(GAA) RibbonFET工藝，即intel 20A，有望在今年推出。后續產品是intel 18A，預計將于 2025 年上半年投入生產，產品也將在不久后上市。

開啟埃米時代的兩大利器是RibbonFET和PowerVia技術。RibbonFET是英特爾對GAA(Gate All Around)晶體管的實現，它將成為公司自2011年率先推出FinFET以來的首個全新晶體管架構；PowerVia是英特爾獨有的、業界首個背面電能傳輸網絡，通過消除晶圓正面供電布線需求來優化信號傳輸。

在英特爾的規劃中，率先采用ASML最新的高數值孔徑(High-NA)極紫外(EUV)光刻機也是與競爭對手不同的點。按照英特爾方面的說法，新工具能夠大幅提高下一代處理器的分辨率和功能擴展能力，使英特爾代工廠能夠在英特爾18A之后繼續保持工藝領先地位。

結語

期待未來幾年內實現單芯片上超過2000億個晶體管，并通過3D封裝達到超過1萬億個晶體管，是臺積電制定的雄心勃勃的技術突破計劃。英特爾CEO帕特·基辛格也曾表示，“無處不在的計算、從云到邊緣的基礎設施、無處不在的連接以及人工智能，是當今時代的四大超級技術力量。”

當這些豪言壯語被投射到先進半導體制程工藝上時，我們既看到了樂觀的市場預期、火熱的競爭和微妙的合作，也看到了國內晶圓代工與頭部企業間不小的差距，唯有不斷向上，才有望實現突破。